CNL-OIM-EA . HERIBERTO J E ROMAN
Pensar en Nacion
APUNTE – TEC.ANALÍTICO MW&RF- RX-001[a]
Tema. RECETORES DIGITALES. Teoría Técnicas – Hardware digital-Mixer-Diseño 21 de Feb 17, PENTEK MW&RF-RX.001[a]. Receptor Digital Radar – General
Bibliografía: Relacionada RADAR RECEPTOR MW&RF-RX.001 Receptor heterodino RADAR RECEPTOR MW&RF-RX.001.a Receptor Digital RADAR RECEPTOR MW&RF-RX.001,b Componentes Digitales RADAR RECEPTOR MW&RF-RX.001,c Análisis de los Fundamentos Teóricos
Apunte que reclama ser revisado y modificado si fuera necesario
13-04-2017 PENSAR EN NACIÓN PUBLICO
RECEPTOR DIGITAL- General INTRODUCCION – Esquemas, Análisis. RECEPTOR DIGITAL
Observando el diagrama block de la Figura, se verá que tiene gran similitud con el visto receptor analógico, se mantienen todos los principios básicos de los receptores analógicos, los cuales siguen aplicándose. Solo después del amplificador de RF, y una etapa RF opcional transladora, se usa un convertidor A/D (analógico a digital) para digitalizar la entrada de RF en muestras digitales y todas los procesos de mezclas, filtrado y demodulación subsiguientes que se realizan en elementos de proceso digital.
Figura 1.a.01 Receptor Digital Receptor Digital
Antes de continuar, vamos a revisar primero un teorema fundamental para los datos muestreados que establece las bases para los requisitos del convertidor A/D. Teorema de Nyquist. (Mención) “Cualquier señal puede ser representada en la forma de una partición de muestras discretas, con la condición de que la velocidad de muestreo sea al menos el doble del ancho de banda de la señal. Por ejemplo si se usa un convertidor A/D muestreando a 70 MHz, el ancho de banda de la entrada análoga debe ser menor que 35 MHz. Es interesante ver también, que pasa si se ignora el teorema de Nysquist. La Figura 1.a.02 siguiente es una representación de las frecuencias de un sistema que ha sido muestreada a la frecuencia fs. Para todas las señales de entrada inferiores a fs/2, como la fo, se cumple plenamente el criterio de Nyquist. De hecho, cualquier número de señales puede estar presente en la región sombreada y todas estarán correctamente representadas en los datos muestreados. Pero si tenemos una señal presente, como fa, que está por encima de fs/2, el proceso de muestreo generará una imagen que se verá solapada, y aparecerá en los datos muestreados en fs-fa.
CNL-OIM-EA . HERIBERTO J E ROMAN
Solapado de frecuencia Imagen
Esta frecuencia imagen, no puede ser distinguida de una señal verdadera que pudo haber estado presente en la misma frecuencia. El punto es que una vez que se crea una imagen solapada en el proceso de muestreo, nada puede hacerse adicional para distinguirla entre una señal verdadera y una señal encimada. Por lo tanto, es imperativo evitar el solapado antes de que ocurra.
Figura 1.a.02
La forma más sencilla de evitar el aliasing (solapado) es usando un filtro pasa bajos antes del convertidor A/D el cual elimina todas las señales por encima de fs/2. Este filtro se denomina filtro anti-aliasing visto en la Figura 1.a.02. Ahora la señal en fa está bloqueada para que no sea vista por el convertidor A/D. Los filtros anti-aliasing se incluyen a menudo en la misma plaqueta del convertidor A/D como una conveniencia para el Figura 1.a.03 usuario Como nota secundaria, el criterio de Nyquist también puede cumplirse limitando el ancho de banda de la señal muestreada usando otros tipos de filtros. Por ejemplo, supongamos que realmente queríamos recibir señales entre fs/2 y fs en el diagrama anterior. Si usamos un filtro pasa banda con una banda de paso desde fs/2 a fs, cumpliríamos plenamente el criterio de Nyquist porque el ancho de banda es igual a la mitad de la frecuencia de muestreo. Una vez que se realiza el muestreo, la banda de señales entre fs/2 a fs se "dobla" en la banda de frecuencia de DC a fs/2. La frecuencia en la mitad del muestreo se denomina a menudo "frecuencia de plegado". Esta técnica se denomina, "sub-muestreo" y mientras esto funciona bien en teoría, debe tenerse cuidado en la práctica real para asegurar que el convertidor A/D beneficie la mas alta de las frecuencias de entrada que debe manejar. ALTERNATIVA ADICIONAL Operación FFT El diagrama de bloques (ENLACE) muestra las rutas de flujo de señales y los bloques de procesamiento para ambas opciones FFT. Los conmutadores son multiplexores programables controlados a través de la interfaz de estado/control VIM. Con el fin de aprovechar el procesamiento simétrico en forma de pipeline, estos ajustes del modo de conmutación deben ser los mismos para ambos canales. La FFT puede procesar muestras de salida del A/D o del receptor digital. A opción del usuario, se puede aplicar una ventana Hanning a la fuente de entrada FFT seleccionada.
CNL-OIM-EA . HERIBERTO J E ROMAN
Volviendo al diagrama de bloques general, las muestras digitales A/D que producen el convertidor A/D excitan la siguiente etapa, que es el chip receptor digital (que se ven en la línea de puntos) que vemos en la Figura 1.a.4.
Oscilador local Mezclador Filtro digital pasa bajos. Encapsulado en chip
El chip receptor digital está típicamente contenido en una única unidad monolítica que forma el corazón del sistema receptor digital. También se lo suele denominar a veces como un convertidor digital para abajo (DDC) o un receptor de caída digital (DDR).
Figura 1.a.4 Receptor Digital con chip digital intercalado
Téngase en cuenta que las entradas al chip digital son las muestras digitales del A/D y el reloj de muestreo A/D. Con un A/D de 70 MHz, las muestras se introducen en este chip y se procesan en tiempo real a velocidades de hasta 70 MHz. Ahora exploraremos cada sección del sistema receptor digital mostrado en la Figura 1.a.4, comenzando con el oscilador local digital. En primer lugar, vamos a explorar el oscilador local resaltado en la Figura 1.a.5 Es un sintetizador de frecuencia digital directo (DDS) a veces llamado un oscilador (NCO) controlado numéricamente DDS ver El oscilador genera muestras digitales de dos ondas sinusoidales desplazadas con precisión en 90 grados en fase, creando señales seno y coseno. Utiliza un acumulador de fase Figura 1.a.5 Oscilador Local digital y tablas de búsqueda de seno/coseno. Tenga en cuenta Este dispositivo se implementa completamente con circuitería digital. que el reloj A/D también controla al oscilador local. Las muestras digitales del oscilador local se generan a una frecuencia de muestreo exactamente igual a la frecuencia de reloj de muestreo en A/D, fs. Es importante entender que la velocidad de muestreo de salida siempre se fija en fs, independientemente del ajuste de frecuencia. La frecuencia de salida seno/coseno se cambia programando la cantidad de avance de fase por muestra. Un pequeño avance de fase por muestra corresponde a una baja frecuencia y un gran avance a una frecuencia alta. El avance de fase por muestra es directamente proporcional a la frecuencia de salida y es programable de DC a fs/2 con una resolución de hasta 32 bits. Usando un reloj de muestreo de 70 MHz, el rango de frecuencia es de DC a 35 MHz y la resolución está muy por debajo de 1Hz.
CNL-OIM-EA . HERIBERTO J E ROMAN
El Oscilador Local tiene características de conmutación de frecuencia muy impresionantes como se muestra, que se deducen de la diferencia de fase seno/coseno. Al conmutar entre dos frecuencias, el acumulador digital mantiene con precisión la fase de las salidas seno y coseno para la conmutación continua de fase. Cuando se cambia la frecuencia, lo que realmente cambia es la cantidad de avance de fase por muestra. Esto permite al oscilador local realizar FSK (cambio de frecuencia) y barridos muy finamente resueltos. Se eliminan los transitorios y la sedimentación normalmente asociada con otros tipos de osciladores locales, tales como sintetizadores de bucle de fase bloqueada. El tiempo que tarda en redefinir el oscilador local es simplemente el tiempo que tarda en cargar una nueva palabra de frecuencia digital (número binario de 32 bits) en un registro, generalmente muy por debajo de un microsegundo. Algunos chips de receptor digital emplean un oscilador local con una función incorporada de "chirrido". Este es un barrido de frecuencia rápido, programable y preciso que es muy útil en sistemas de radar. El siguiente componente principal del chip receptor digital es el mezclador, como se ve en la Figura 1.a.6. El mezclador consiste en realidad en dos multiplicadores digitales. Las muestras digitales de entrada de A/D son multiplicadas matemáticamente por las muestras digitales del seno y coseno del oscilador local.
Figura 1.a.6 Mezclador digital
Figura 1.a.7 Traslación de frecuencia
Obsérvese que las muestras de datos A/D de entrada y las muestras del seno y coseno del oscilador local se están generando a la misma velocidad, es decir, una vez cada marca reloj de muestra A/D. Dado que las velocidades de datos en ambas entradas de los mezcladores son la frecuencia de muestreo A/D, fs, los multiplicadores también operan a esa misma velocidad y producen muestras de producto de salida multiplicadas en fs. Las entradas de seno y coseno del oscilador local crean salidas I y Q (en fase y en cuadratura) que son importantes para mantener la información de fase contenida en la señal de entrada.
CNL-OIM-EA . HERIBERTO J E ROMAN
Desde el punto de vista de la señal, el mezclado produce una traducción compleja de una sola banda lateral de la entrada real. A diferencia de los mezcladores analógicos que también generan muchos productos del mezclado no deseados, el mezclador digital es casi ideal y produce sólo dos salidas: las señales de frecuencia de suma y diferencia. Veamos el producto diferencia del mezclador en el dominio de frecuencia como se muestra en la Figura 1.a.7, En la salida del mezclador, las señales de banda ancha de alta frecuencia en la entrada A/D se han traducido a DC con un desplazamiento igual a La frecuencia del oscilador local. Esto se presenta similar al mezclador del receptor analógico, excepto que el receptor analógico mezcla la entrada de RF a una IF (frecuencia intermedia). En el receptor digital, la precisión proporcionada por el procesamiento de la señal digital nos permite mezclar hasta la banda base (o 0 Hz). Las imágenes del mezclador superpuestas, difíciles de reducir con mezcladores analógicos, son fuertemente rechazadas por la precisión de las muestras de oscilador local seno y coseno y la precisión matemática de los multiplicadores en el mezclador digital. Ajustando el oscilador local sobre su rango de frecuencia, cualquier parte de la señal de entrada de RF se puede traducir a DC. En efecto, el espectro de la señal RF de banda ancha puede desplazarse alrededor del 0 Hz, izquierda y derecha, simplemente cambiando la frecuencia del oscilador local. El objetivo es sintonizar el oscilador local para centrar la señal de interés alrededor de 0 Hz para que el siguiente filtro de paso bajo pueda pasar solamente la señal de interés. Una vez que la señal de RF ha sido traducida, está lista para ser filtrada. El filtro pasa bajos digitalizador acepta muestras de entrada de la salida del mezclador en la frecuencia de muestreo A/D completa, fs. Utiliza el procesamiento de señal digital para implementar una función de transferencia de filtro FIR (respuesta de impulso finito). Figura 1.a.8 Por el filtro pasan todas las señales de 0 Hz hasta una Figura 1.a.8 Filtro Pasa bajos Digitalizador frecuencia o ancho de banda de corte programable, y Este filtro digital es un filtro complejo que procesa las señales I y Q del rechaza todas las señales por mezclador. En la salida puede seleccionar valores I y Q (complejos) o simplemente valores reales, dependiendo de los requisitos del encima de esa frecuencia de sistema. corte.
La Figura 1.a.9 muestra una representación de la acción del filtro en el dominio de la frecuencia. El filtro pasa solamente las señales de 0 Hz hasta el ancho de banda del filtro. Todas las frecuencias más altas se han eliminado. Recuerde que la señal de entrada de banda ancha fue traducida a DC por el mezclador y colocada alrededor de 0 Hz por la frecuencia de sintonización del oscilador local.
CNL-OIM-EA . HERIBERTO J E ROMAN
Ahora en la salida del filtro, hemos seleccionado efectivamente una porción estrecha de la señal de entrada RF y la hemos traducido a DC (quiere decir con frecuencia central igual a f=0).
Se mantiene el ancho de señal limpio. las frecuencias negativas sirven para la operación digital el Figura 1.a.9 Banda digitalizada y limitada por Filtro digital
Téngase en cuenta que hemos bloqueado todas las demás señales por encima y por debajo de la banda de interés. La acción de limitación de banda del filtro es análoga a la acción de la etapa IF en el receptor analógico excepto que el filtro pasa bajos digitalizador funciona alrededor de DC en lugar de centrarse a una frecuencia IF. A modo de ejemplo, se muestra en la Figura 1.a.10 en la representación superior, la entrada de RF de banda ancha en 30 MHz que es muestreada por el convertidor A/Da 70 MHz (Part/t).
Figura 1.a.10 Comparativo DIGITALIZANDO CON FACTOR N
Figura 1.a.11 Factor de Partición
Supongamos que tenemos una señal de interés a 20 MHz y sabemos que el ancho de banda de la señal es de 6 kHz. Ajustando el oscilador local a 20 MHz y el ancho de banda del filtro a 6 kHz podemos traducir la señal y extraer sólo una banda de 6 kHz como se muestra en la figura inferior. Téngase en cuenta que la banda de entrada alrededor de 20 MHz ha sido traducida a DC y la salida compleja nos permite calcular un espectro de potencia con FFT complejo centrado en 0 Hz. Los componentes de frecuencia que estaban anteriormente por encima de 20 MHz están ahora a la derecha de 0 Hz y los inferiores a 20 MHz están a la izquierda de 0 Hz.
CNL-OIM-EA . HERIBERTO J E ROMAN
La portadora de la señal de 20 MHz ahora está exactamente en 0 Hz. En este caso, se ha utilizado el filtro pasa bajos, digitalizador para realizar una reducción dramática en el ancho de banda de la señal de 30 MHz a 6 kHz. La frecuencia de muestreo también se ha reducido de 70 MHz a 7 kHz, un factor de 10.000. Ahora veremos exactamente cómo controlar la partición del filtro FIR. Para establecer el ancho de banda del filtro, es necesario programar un parámetro llamado factor de partición como se ve en la Figura 1.a.11. Dado que el ancho de banda de salida y la tasa de muestreo de salida están directamente relacionadas en el DDR, el factor de digitalización también establece el costo del muestreo de salida. El factor de digitalización, N, determina la relación entre las tasas de muestreo de entrada y salida y también la relación entre los anchos de banda de entrada y de salida. Tenga en cuenta que la tasa de muestreo de salida para salidas reales es el doble que para salidas complejas. Por ejemplo, si se tiene una frecuencia de muestreo de entrada de 70 MHz y un ancho de banda de salida nominal deseado de 7 kHz, la digitalización debe establecerse en 10.000. La tasa de muestreo de salida sería de 7 kHz para salidas complejas y de 14 kHz para salidas reales. Obsérvese que el ancho de banda utilizable es siempre menor que el ancho de banda de Nyquist, por lo que en el ejemplo anterior vemos un ancho de banda de entrada real de aproximadamente 30 MHz (con una frecuencia de muestreo de 70 MHz) y un ancho de banda de salida de aproximadamente 6 kHz. (con una salida compleja de frecuencia de partición de 7 kHz o una salida de 14 kHz para la real). Los receptores digitales se pueden dividir en dos clases, banda estrecha y banda ancha, los cuales se distinguen por la gama programable de factores de partición. Los receptores de banda estrecha típicamente tienen un rango con factores de partición de 32 o 64 a 65.536 o 131.072, dependiendo del fabricante del chip. Los receptores de banda ancha típicamente tienen un rango de factores de partición de 2 a 64. Los FPGA (Field Programmable Gate Arrays) se han vuelto más apropiados para la implementación de funciones del receptor digital debido a nuevos multiplicadores de hardware incorporados, y una generosa RAM.
Figura 1.a.12 Estos núcleos permiten a los diseñadores con FPGA incorporar fácilmente estas funciones altamente optimizadas en productos comerciales FPGA.
Recuerde que la sección del mezclador digital no es más que un hardware multiplicador. El filtro FIR también utiliza un multiplicador para cada tap del filtro más una RAM de memoria para el retardo. La biblioteca de suministradores ofrecen orientación sobre software de la radio e incluye motores FFT rápidos, compresores de pulsos de radar y receptores digitales.
CNL-OIM-EA . HERIBERTO J E ROMAN
La mayoría de los productos de software para receptores recientes, incluyen FPGAs configurables por el usuario en la ruta de señal para soportar núcleos IP y algoritmos DSP personalizados. También se ofrece la instalación en fábrica de núcleos IP en varios de estos productos, eliminando el esfuerzo de diseño FPGA y permitiendo a los diseñadores aprovechar fácilmente esta nueva tecnología. La Figura 1.a.12, anterior, muestra un módulo VIM-2 de convertidor A/D de canal doble con el núcleo de receptor de banda ancha Pentek GateFlow 421 instalado. Este núcleo reemplaza al GC1012B y ofrece rangos dinámicos más altos y coeficientes FIR programables por el usuario. Acepta entradas de 16 bits en lugar de las entradas de 12 bits del GC1012 para aprovechar al máximo los convertidores A/D de 14 bits. FPGAs.Aplicaciones-Servicios Los FPGAs no sólo ofrecen ventajas significativas como reemplazos especializados para receptores digitales ASIC estándar, sino que también proporcionan capacidades de procesamiento de señal de alto rendimiento para descargar estas tareas de los procesadores DSP y RISC. Un ejemplo es el Pentek GateFlow IP Core 404 4k punto complejo FFT. Aunque todos los núcleos IP GateFlow están diseñados para su uso en cualquier producto Virtex-II, Figura 1.a.13 Receptor con FPGA Virtex-II Pro o Spartan 3, el Core Receptor VIM-2 mostrado en la Figura. En este caso, los datos reales 404 está disponible como una del convertidor A/D o muestras complejas I y Q del receptor digital de opción instalada de fábrica en el banda ancha que se pueden dirigir al motor FFT. canal doble modelo 6236. La primera etapa realiza una función de ventana Hanning opcional (u otra) como un paso de pre-procesamiento antes de la compleja FFT de 4k puntos. La salida de la FFT puede convertirse opcionalmente en potencia sumando I2 y Q2. Finalmente, las salidas consecutivas pueden promediarse opcionalmente para reducir el ruido de banda ancha. Debido a la arquitectura altamente paralela de este núcleo IP, puede soportar tasas de muesFigura 1.a.14 treo de entrada en tiempo real de Tomarían aproximadamente 16 G4, PowerPCs funcionando en 500 hasta 160 MHz. megaciclos igualar impresionante!
la
potencia
de
proceso
de
este
motor
CNL-OIM-EA . HERIBERTO J E ROMAN
Para revisar, el chip receptor digital se realizan dos operaciones principales de procesamiento de señales controladas, mediante dos parámetros programables (Figura 1.a.14): 1) La traducción de la señal de entrada a DC es controlado mediante el ajuste de la frecuencia de oscilador local. 2) Ancho de banda y salida de filtrado de frecuencia paso bajos. para controlar la frecuencia de muestreo, con el Factor de digitalización. Debido a que todo dentro del filtro de pasa bajos, la digitalización se realiza con circuitería digital y técnicas DSP, no hay efectos indeseables normalmente asociados con los filtros analógicos convencionales. No hay tolerancia inicial del componente por variaciones de temperatura o características de envejecimiento. No se requiere calibración ni mantenimiento preventivo. Esto proporciona una excelente adaptación de canal a canal para aplicaciones en las que es importante la variación de desplazamiento de fase entre canales, tanto como la búsqueda de dirección. Los filtros digitales FIR utilizados son de fase lineal para la respuesta transitoria correcta. El ancho de banda del filtro es programable en un amplio rango (1000 a 1), con una respuesta absolutamente predecible y uniforme en toda su longitud. Por último, la señal se adapta precisamente para el procesamiento DSP seleccionando previamente solamente la señal de interés a través de la limitación de banda y proporcionándola al DSP a la velocidad de muestreo óptima. Volviendo a nuestro diagrama en block del receptor digital general, mostrado ahora en la Figura 1.a.15, la señal de salida ahora es traducida, filtrada y limitada por bandas, está lista para un procesamiento posterior. Obsérvese que la señal de salida del filtro pasa bajos digitalizador, es todavía una señal en función del tiempo muestreada que podría representar cualquier tipo de señal modulada o no modulada. Podríamos enviar esta señal directamente a un convertidor D/A, produciendo una Figura 1.a.15 Receptor Digital forma de onda analógica. Por ejemplo, para el habla, de multiplexada por división de frecuencia de una sola banda lateral directa, ahora podríamos conectar la salida D/A a un parlante y escuchar directamente el canal de voz seleccionado. En muchos otros sistemas de salida analógica (radar, servo-sistemas), se requiere un procesamiento adicional, como por ejemplo usando un modem de demodulación. Dado que la salida del receptor digital está ahora a una velocidad de muestreo mucho más baja que la señal de entrada de banda ancha original, este procesamiento de módem adicional puede ahora ser manejado fácilmente por un DSP o un FPGA.
DSP Funciones en demodulación
Frecuencia y cambio de fase (FSK, PSK) AM, FM y PM Espectro ensanchado Esquemas de agilidad de frecuencias personalizados Análisis de señal (FFT), identificación de señal Grabación y seguimiento de señales
CNL-OIM-EA . HERIBERTO J E ROMAN
Virtualmente cualquier forma de demodulación puede implementarse simplemente cargando el DSP o FPGA con el algoritmo apropiado. AM se puede desmodular con un detector de envolvente, FM y PM se puede desmodular utilizando un algoritmo de discriminación de fase o frecuencia. La capacidad de cambiar rápidamente el oscilador local permite los esquemas de modulación con agilidad de frecuencia también puedan ser bien acomodados. Las funciones de análisis incluyen la detección de potencia tal como se requieren por los receptores de exploración que pueden ser implementados con una FFT, por ejemplo. Otras funciones de análisis incluyen; criptografía, identificación de transmisores basados en la frecuencia de transmisión, esquemas de modulación y otras características de señal. Una vez que la señal se introduce con éxito en el ámbito DSP, se pueden implementar funciones automatizadas tales como frecuencia central y ajuste de ancho de banda para rastrear una señal compleja que puede estar moviéndose o saltando. Las señales interesantes se pueden almacenar en el disco duro, la cinta u otros medios y el tiempo del acontecimiento de la señal, que se puede registrar también. Con esta disposición, cuando se requieren nuevos esquemas de demodulación, procesamiento o análisis, no es necesario ningún nuevo hardware. En su lugar, se carga un nuevo algoritmo de software DSP
RECEPTORES DIGITALES – Beneficios Claves
El hardware del receptor digital dedicado preselecciona sólo las señales de interés Ahorra una potencia significativa de DSP, ya que los requisitos de DSP son directamente proporcionales a la frecuencia de muestreo. Piénsese en el receptor digital como un preprocesador de hardware para DSP. Preselecciona sólo las señales que le interesan y elimina todas las demás. Esto proporciona un ancho de banda óptimo y una tasa de muestreo mínima en el DSP. Dado que el número de DSP requerido en un sistema es directamente proporcional a la velocidad de muestreo de los datos de entrada, al reducir la velocidad de muestreo se puede reducir drásticamente el costo y la complejidad del sistema DSP que sigue. Incluso si las salidas de los receptores digitales no requieren mucho procesamiento de señales, la reducción del ancho de banda y de la frecuencia de muestreo ayuda a ahorrar tiempo en transferencias de datos a otro subsistema, también ayuda a minimizar el tiempo de grabación en cinta o espacio en disco y acelera los canales de comunicación.
SISTEMAS DE ARMAS
PODER MILITAR ARG
BIBLIOTECA
ACTUALIDAD
SEGURIDAD INT
BOLETINES
